Latch SN74LVC1G373DCKR, Transparente Tipo D 3 estados SC-70 6 pines 1bit, alimentación 1,65 → 5,5 V
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Modo de Enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de Bits
1bit
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Montaje superficial
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
6
Dimensiones del Cuerpo
2.15 x 1.4 x 1mm
Altura
1mm
Longitud:
2.15mm
Temperatura de Funcionamiento Mínima
-40 ºC
Temperatura máxima de funcionamiento
125 °C
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Profundidad
1.4mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
Empaque de Producción (Rollo)
20
P.O.A.
Empaque de Producción (Rollo)
20
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Modo de Enclavamiento
Transparent
Elemento de Enclavamiento
Tipo D
Número de Bits
1bit
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Montaje superficial
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
6
Dimensiones del Cuerpo
2.15 x 1.4 x 1mm
Altura
1mm
Longitud:
2.15mm
Temperatura de Funcionamiento Mínima
-40 ºC
Temperatura máxima de funcionamiento
125 °C
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Profundidad
1.4mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22