Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Terminación Única
Tipo de Señal de Salida
Differential
Tipo de Disparo
Borde positivo
Polarity
Inverting, Non-Inverting
Tipo de montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
8
Set/Reset
Yes
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
3.5 ns @ 3.3 V
Dimensiones del Cuerpo
3.1 x 3.1 x 0.95mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Altura
0.95mm
Ancho
3.1mm
Mínima Temperatura de Funcionamiento
–40 °C
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Máxima Temperatura de Funcionamiento
125 °C
Propagation Delay Test Condition
50pF
Longitud
3.1mm
País de Origen
Thailand
Datos del producto
Familia 74LVC1G/74LVC2G.
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
74LVC Family
€ 439,99
€ 0,147 Each (On a Reel of 3000) (Sin IVA)
3000
€ 439,99
€ 0,147 Each (On a Reel of 3000) (Sin IVA)
3000
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Terminación Única
Tipo de Señal de Salida
Differential
Tipo de Disparo
Borde positivo
Polarity
Inverting, Non-Inverting
Tipo de montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
8
Set/Reset
Yes
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
3.5 ns @ 3.3 V
Dimensiones del Cuerpo
3.1 x 3.1 x 0.95mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Altura
0.95mm
Ancho
3.1mm
Mínima Temperatura de Funcionamiento
–40 °C
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Máxima Temperatura de Funcionamiento
125 °C
Propagation Delay Test Condition
50pF
Longitud
3.1mm
País de Origen
Thailand
Datos del producto
Familia 74LVC1G/74LVC2G.
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS