XOR: Puerta lógica, SN74LVC1G86DCKT, LVC, 32mA SC-70 5 pines 2 No
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFunción Lógica
XOR
Tipo de Montaje
Surface Mount
Número de Elementos
1
Number of Inputs per Gate
2
Entrada de disparador Schmitt
No
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Familia Lógica
LVC
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Corriente Máxima de Salida de Alto Nivel
-32mA
Maximum Propagation Delay Time @ Maximum CL
4 ns @ 5 V, 5 ns @ 3.3 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Corriente Máxima de Salida de Bajo Nivel
32mA
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Temperatura Mínima de Funcionamiento
-40 ºC
Altura
0.9mm
Propagation Delay Test Condition
50pF
Temperatura Máxima de Funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
Estándar
5
P.O.A.
Estándar
5
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFunción Lógica
XOR
Tipo de Montaje
Surface Mount
Número de Elementos
1
Number of Inputs per Gate
2
Entrada de disparador Schmitt
No
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Familia Lógica
LVC
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Corriente Máxima de Salida de Alto Nivel
-32mA
Maximum Propagation Delay Time @ Maximum CL
4 ns @ 5 V, 5 ns @ 3.3 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Corriente Máxima de Salida de Bajo Nivel
32mA
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Temperatura Mínima de Funcionamiento
-40 ºC
Altura
0.9mm
Propagation Delay Test Condition
50pF
Temperatura Máxima de Funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22