Circuito integrado biestable, CI biestable, SN74LVC1G80DCKR, LVC, SC-70 5 pines, alimentación 1,65→ 5,5 V
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Single Ended
Tipo de Señal de Salida
Single Ended
Triggering Type
Borde positivo
Polarity
Inverting
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
5.2 ns @ 3.3 V
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura Mínima de Funcionamiento
-40 ºC
Altura
0.9mm
Temperatura Máxima de Funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
Empaque de Producción (Rollo)
10
P.O.A.
Empaque de Producción (Rollo)
10
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Tipo D
Tipo de Entrada
Single Ended
Tipo de Señal de Salida
Single Ended
Triggering Type
Borde positivo
Polarity
Inverting
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Número de Elementos por Chip
1
Maximum Propagation Delay Time @ Maximum CL
5.2 ns @ 3.3 V
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura Mínima de Funcionamiento
-40 ºC
Altura
0.9mm
Temperatura Máxima de Funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22