Búfer, controlador de línea, SN74LVC1G125DCKR, LVC, 1 bits 3-State, No Inversión SC-70 5 pines
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Búfer, controlador de línea
Número de Canales por Chip
1
Tipo de entrada
Single Ended
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
4.5 ns @ 3.3 V
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
€ 0,084
Each (In a Pack of 25) (Sin IVA)
25
€ 0,084
Each (In a Pack of 25) (Sin IVA)
25
Comprar en grandes cantidades
| Cantidad | Precio Unitario sin IVA | Per Pack |
|---|---|---|
| 25 - 100 | € 0,084 | € 2,10 |
| 125 - 225 | € 0,082 | € 2,05 |
| 250 - 475 | € 0,08 | € 1,99 |
| 500 - 1225 | € 0,077 | € 1,93 |
| 1250+ | € 0,076 | € 1,90 |
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Búfer, controlador de línea
Número de Canales por Chip
1
Tipo de entrada
Single Ended
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
4.5 ns @ 3.3 V
Dimensiones del Cuerpo
2 x 1.25 x 0.9mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22