Búfer, controlador, SN74LVC1G07DBVT, LVC, 1 bits Drenaje Abierto, No Inversión SOT-23 5 pines
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Búfer, controlador
Interfaz
Búfer y circuito integrado del controlador de línea
Número de Canales por Chip
1
Tipo de entrada
Single Ended
Output Type
Drenaje Abierto
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOT-23-5
Conteo de Pines
5
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
4.2 ns @ 3.3 V
Dimensiones del Cuerpo
2.9 x 1.6 x 1.15mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
€ 0,931
Each (Supplied on a Reel) (Sin IVA)
5
€ 0,931
Each (Supplied on a Reel) (Sin IVA)
5
Comprar en grandes cantidades
Cantidad | Precio Unitario sin IVA | Per Rollo |
---|---|---|
5 - 20 | € 0,931 | € 4,66 |
25 - 45 | € 0,884 | € 4,42 |
50 - 120 | € 0,795 | € 3,98 |
125 - 245 | € 0,716 | € 3,58 |
250+ | € 0,681 | € 3,40 |
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
LVC
Función Lógica
Búfer, controlador
Interfaz
Búfer y circuito integrado del controlador de línea
Número de Canales por Chip
1
Tipo de entrada
Single Ended
Output Type
Drenaje Abierto
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOT-23-5
Conteo de Pines
5
Corriente Máxima de Salida de Bajo Nivel
32mA
Maximum Propagation Delay Time @ Maximum CL
4.2 ns @ 3.3 V
Dimensiones del Cuerpo
2.9 x 1.6 x 1.15mm
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22