Transceptor de bus 74LVC161284DGGR, 74LVC TSSOP 48 pines
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
74LVC
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOIC
Conteo de Pines
48
Altura
1.15mm
Ancho
6.1mm
Temperatura de Funcionamiento Mínima
0 ºC
Dimensiones del Cuerpo
12.5 x 6.1 x 1.15mm
Tensión de Alimentación de Funcionamiento Mínima
3 V
Temperatura de Funcionamiento Máxima
+70 °C
Longitud
12.5mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V, 5.5 V
País de Origen
Malaysia
Datos del producto
Transceptores de bus de la gama 74LVC, Texas Instruments
Gama de transceptores de bus de la familia 74LVC de CI lógicos CMOS de baja tensión de Texas Instruments. La familia 74LVC utiliza tecnología CMOS de puerta de silicio y está diseñada para funcionar a 3,3 V, lo que permite una reducción significativa del consumo de energía en comparación con los sistemas de 5 V.
Tensión de funcionamiento: 1,65 a +3,6 V
Entradas tolerantes de 5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento de cierre excede 250 mA conforme a JESD 17
La protección contra ESD excede JESD 22
74LVC Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
2000
P.O.A.
2000
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFamilia Lógica
74LVC
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOIC
Conteo de Pines
48
Altura
1.15mm
Ancho
6.1mm
Temperatura de Funcionamiento Mínima
0 ºC
Dimensiones del Cuerpo
12.5 x 6.1 x 1.15mm
Tensión de Alimentación de Funcionamiento Mínima
3 V
Temperatura de Funcionamiento Máxima
+70 °C
Longitud
12.5mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V, 5.5 V
País de Origen
Malaysia
Datos del producto
Transceptores de bus de la gama 74LVC, Texas Instruments
Gama de transceptores de bus de la familia 74LVC de CI lógicos CMOS de baja tensión de Texas Instruments. La familia 74LVC utiliza tecnología CMOS de puerta de silicio y está diseñada para funcionar a 3,3 V, lo que permite una reducción significativa del consumo de energía en comparación con los sistemas de 5 V.
Tensión de funcionamiento: 1,65 a +3,6 V
Entradas tolerantes de 5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento de cierre excede 250 mA conforme a JESD 17
La protección contra ESD excede JESD 22