Divisor de reloj NB7V33MMNG CML, LVDS, LVPECL CML, 2-Entradas QFN, 16-Pines

Código de producto RS: 802-2061PMarca: ON SemiconductorNúmero de parte de fabricante: NB7V33MMNG
brand-logo

Documentos Técnicos

Especificaciones

Familia Lógica

CML, LVDS, LVPECL

Función Lógica

Divisor de reloj

Input Signal Type

CML, LVDS, LVPECL

Nivel Lógico de Salida

CML

Modo de Funcionamiento

Differential

Number of Clock Inputs

2

Tipo de montaje

Surface Mount

Tipo de Encapsulado

QFN EP

Conteo de Pines

16

Dimensiones del Cuerpo

3 x 3 x 0.95mm

Longitud

3mm

Ancho

3mm

Altura

0.95mm

Tensión de Alimentación Máxima de Funcionamiento

2.625 V

Temperatura Mínima de Operación

-40 ºC

Temperatura de Funcionamiento Máxima

+85 °C.

Tensión de Alimentación de Funcionamiento Mínima

1.71 V

Datos del producto

Divisores de reloj, ON Semiconductor

Clock Dividers

Ideate. Create. Collaborate

JOIN FOR FREE

No hidden fees!

design-spark
design-spark
  • Download and use our DesignSpark software for your PCB and 3D Mechanical designs
  • View and contribute website content and forums
  • Download 3D Models, Schematics and Footprints from more than a million products
Click here to find out more

Información de stock no disponible temporalmente.

Vuelva a verificar más tarde.

Información de stock no disponible temporalmente.

P.O.A.

Divisor de reloj NB7V33MMNG CML, LVDS, LVPECL CML, 2-Entradas QFN, 16-Pines
Seleccionar tipo de embalaje

P.O.A.

Divisor de reloj NB7V33MMNG CML, LVDS, LVPECL CML, 2-Entradas QFN, 16-Pines
Información de stock no disponible temporalmente.
Seleccionar tipo de embalaje

Ideate. Create. Collaborate

JOIN FOR FREE

No hidden fees!

design-spark
design-spark
  • Download and use our DesignSpark software for your PCB and 3D Mechanical designs
  • View and contribute website content and forums
  • Download 3D Models, Schematics and Footprints from more than a million products
Click here to find out more

Documentos Técnicos

Especificaciones

Familia Lógica

CML, LVDS, LVPECL

Función Lógica

Divisor de reloj

Input Signal Type

CML, LVDS, LVPECL

Nivel Lógico de Salida

CML

Modo de Funcionamiento

Differential

Number of Clock Inputs

2

Tipo de montaje

Surface Mount

Tipo de Encapsulado

QFN EP

Conteo de Pines

16

Dimensiones del Cuerpo

3 x 3 x 0.95mm

Longitud

3mm

Ancho

3mm

Altura

0.95mm

Tensión de Alimentación Máxima de Funcionamiento

2.625 V

Temperatura Mínima de Operación

-40 ºC

Temperatura de Funcionamiento Máxima

+85 °C.

Tensión de Alimentación de Funcionamiento Mínima

1.71 V

Datos del producto

Divisores de reloj, ON Semiconductor

Clock Dividers

Ideate. Create. Collaborate

JOIN FOR FREE

No hidden fees!

design-spark
design-spark
  • Download and use our DesignSpark software for your PCB and 3D Mechanical designs
  • View and contribute website content and forums
  • Download 3D Models, Schematics and Footprints from more than a million products
Click here to find out more