Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVT
Función Lógica
Búfer, controlador de línea
Number of Channels
4
Entrada de disparador Schmitt
No
Tipo de entrada
Single Ended
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOIC
Conteo de Pines
14
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
64mA
Maximum Propagation Delay Time @ Maximum CL
2.9 ns @ 3.3 V
Dimensiones del Cuerpo
5.1 x 4.5 x 0.95mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Altura
0.95mm
Profundidad
4.5mm
Temperatura de Funcionamiento Mínima
-40 ºC
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Máxima Temperatura de Funcionamiento
+85 °C.
Propagation Delay Test Condition
50pF
Longitud
5.1mm
País de Origen
Thailand
Datos del producto
Familia 74LVT, Nexperia
Lógica de tecnología BiCMOS de baja tensión
Tensión de funcionamiento 2,7 a 3,6
Compatibilidad: entrada LVTTL/TTL, salida LVTTL
74LVT Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
96
P.O.A.
96
Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVT
Función Lógica
Búfer, controlador de línea
Number of Channels
4
Entrada de disparador Schmitt
No
Tipo de entrada
Single Ended
Output Type
3 State
Polarity
No Inversión
Tipo de montaje
Surface Mount
Tipo de Encapsulado
SOIC
Conteo de Pines
14
Corriente Máxima de Salida de Alto Nivel
-32mA
Corriente Máxima de Salida de Bajo Nivel
64mA
Maximum Propagation Delay Time @ Maximum CL
2.9 ns @ 3.3 V
Dimensiones del Cuerpo
5.1 x 4.5 x 0.95mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Altura
0.95mm
Profundidad
4.5mm
Temperatura de Funcionamiento Mínima
-40 ºC
Tensión de Alimentación de Funcionamiento Mínima
2.7 V
Máxima Temperatura de Funcionamiento
+85 °C.
Propagation Delay Test Condition
50pF
Longitud
5.1mm
País de Origen
Thailand
Datos del producto
Familia 74LVT, Nexperia
Lógica de tecnología BiCMOS de baja tensión
Tensión de funcionamiento 2,7 a 3,6
Compatibilidad: entrada LVTTL/TTL, salida LVTTL