Búfer, controlador de línea, 74LVCH16244ADGG,11, LVC, 16 bits 3-State, No Inversión TSSOP 48 pines
Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVC
Función Lógica
Búfer, controlador de línea
Interfaz
Búfer y circuito integrado del controlador de línea
Número de Canales por Chip
16
Tipo de Entrada
Single Ended
Output Type
3 State
Polarity
Non-Inverting
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
48
Corriente Máxima de Salida de Alto Nivel
-24mA
Corriente Máxima de Salida de Bajo Nivel
24mA
Maximum Propagation Delay Time @ Maximum CL
11 ns @ 1.2 V
Dimensiones
12.6 x 6.2 x 1.05mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Tensión de Alimentación de Funcionamiento Mínima
1.2 V
Propagation Delay Test Condition
50pF
País de Origen
Thailand
Datos del producto
Familia 74LVCH
Lógica de tecnología CMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 1,2 a 3,6 V con tolerancia en las entrada/salidas de 5 V
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
74LVCH Family
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
€ 1,25
Each (Sin IVA)
Estándar
1
€ 1,25
Each (Sin IVA)
Estándar
1
Documentos Técnicos
Especificaciones
Brand
NexperiaFamilia Lógica
LVC
Función Lógica
Búfer, controlador de línea
Interfaz
Búfer y circuito integrado del controlador de línea
Número de Canales por Chip
16
Tipo de Entrada
Single Ended
Output Type
3 State
Polarity
Non-Inverting
Tipo de Montaje
Surface Mount
Tipo de Encapsulado
TSSOP-16
Conteo de Pines
48
Corriente Máxima de Salida de Alto Nivel
-24mA
Corriente Máxima de Salida de Bajo Nivel
24mA
Maximum Propagation Delay Time @ Maximum CL
11 ns @ 1.2 V
Dimensiones
12.6 x 6.2 x 1.05mm
Tensión de Alimentación Máxima de Funcionamiento
3.6 V
Tensión de Alimentación de Funcionamiento Mínima
1.2 V
Propagation Delay Test Condition
50pF
País de Origen
Thailand
Datos del producto
Familia 74LVCH
Lógica de tecnología CMOS de baja tensión y alta velocidad
Tensión de funcionamiento: 1,2 a 3,6 V con tolerancia en las entrada/salidas de 5 V
La función de retención de bus en las entradas elimina la necesidad de recurrir a resistencias de pull-up de alto valor
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
74LVCH Family