Línea de retardo LTC6994CDCB-1#TRMPBF CMOS, DFN 6-Pines
Documentos Técnicos
Especificaciones
Brand
Analog DevicesFunción Lógica
Línea de retardo
Nivel Lógico de Salida
CMOS
Tipo de montaje
Surface Mount
Tipo de Encapsulado
DFN EP
Conteo de Pines
6
Dimensiones del Cuerpo
3 x 2 x 0.75mm
Número Total de Derivaciones
8
Incremento Absoluto
8µs
Retardo a la Primera Derivación
1µs
Tiempo Máximo de Retardo
33.6s
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura máxima de funcionamiento
+70 °C
Number of Independent Delay Inputs
8
Temperatura Mínima de Funcionamiento
0 ºC
Tensión de Alimentación de Funcionamiento Mínima
2.25 V
País de Origen
United States
Datos del producto
Líneas de retardo, Linear Technology
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
P.O.A.
500
P.O.A.
500
Documentos Técnicos
Especificaciones
Brand
Analog DevicesFunción Lógica
Línea de retardo
Nivel Lógico de Salida
CMOS
Tipo de montaje
Surface Mount
Tipo de Encapsulado
DFN EP
Conteo de Pines
6
Dimensiones del Cuerpo
3 x 2 x 0.75mm
Número Total de Derivaciones
8
Incremento Absoluto
8µs
Retardo a la Primera Derivación
1µs
Tiempo Máximo de Retardo
33.6s
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Temperatura máxima de funcionamiento
+70 °C
Number of Independent Delay Inputs
8
Temperatura Mínima de Funcionamiento
0 ºC
Tensión de Alimentación de Funcionamiento Mínima
2.25 V
País de Origen
United States
Datos del producto