Y: Puerta lógica, SN74LVC1G08DCKT, LVC, 32mA SC-70 5 pines 2 No

Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFunción Lógica
Y
Tipo de montaje
Montaje superficial
Número de Elementos
1
Number of Inputs per Gate
2
Entrada de disparador Schmitt
No
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Familia Lógica
LVC
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Corriente Máxima de Salida de Alto Nivel
-32mA
Maximum Propagation Delay Time @ Maximum CL
4 ns @ 5 V, 4.5 ns @ 3.3 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Corriente Máxima de Salida de Bajo Nivel
32mA
Temperatura máxima de funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Temperatura de Funcionamiento Mínima
–40 °C
Altura
0.9mm
Dimensiones
2 x 1.25 x 0.9mm
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22
74LVC Family
Price on asking
Each (Supplied on a Reel) (Sin IVA)
Empaque de Producción (Rollo)
5
Price on asking
Each (Supplied on a Reel) (Sin IVA)
Empaque de Producción (Rollo)
5
Información de stock no disponible temporalmente.
Vuelva a verificar más tarde.
Documentos Técnicos
Especificaciones
Brand
Texas InstrumentsFunción Lógica
Y
Tipo de montaje
Montaje superficial
Número de Elementos
1
Number of Inputs per Gate
2
Entrada de disparador Schmitt
No
Tipo de Encapsulado
SC-70, SOT
Conteo de Pines
5
Familia Lógica
LVC
Tensión de Alimentación Máxima de Funcionamiento
5.5 V
Corriente Máxima de Salida de Alto Nivel
-32mA
Maximum Propagation Delay Time @ Maximum CL
4 ns @ 5 V, 4.5 ns @ 3.3 V
Tensión de Alimentación de Funcionamiento Mínima
1.65 V
Corriente Máxima de Salida de Bajo Nivel
32mA
Temperatura máxima de funcionamiento
+85 °C.
Longitud
2mm
Profundidad
1.25mm
Temperatura de Funcionamiento Mínima
–40 °C
Altura
0.9mm
Dimensiones
2 x 1.25 x 0.9mm
Propagation Delay Test Condition
50pF
Datos del producto
Familia 74LVC1G, Texas instruments
Lógica CMOS de tensión baja
Encapsulado de puerta única
Tensión de funcionamiento: 1,65 a 5,5 V
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS
El rendimiento del cierre excede de 100 mA por JESD 78 Clase II
La protección contra ESD excede JESD 22